Ein Via innerhalb eines Bauteilpads kann ein schwieriges Fan-out lösen und einen kurzen elektrischen oder thermischen Weg schaffen. Es kann aber auch ein Lötproblem verursachen, wenn die Fertigungszeichnung nur „Via-in-Pad“ nennt und die Schutzstruktur offenlässt.
Zuverlässige PCB-Fertigung behandelt Via-in-Pad als kompletten Aufbau: Via-Typ, Lagenspanne, metallisierte Hülse, Füllmaterial, Oberflächenvorbereitung, Kupferkappe, Endoberfläche, Padgeometrie, Bestückungsprozess und Abnahmenachweis. Dieser Aufbau sollte vor dem Layout-Freeze mit dem PCB-Fertiger und der Bestückung abgestimmt werden.
Entscheidungspunkt: Via-in-Pad sollte ein echtes Problem bei Package-Escape, Strompfad, Wärmeweg oder HF-Geometrie lösen. Wenn ein normales Dog-Bone-Fan-out genügt, lassen sich zusätzliche Fertigungs- und Prüfprozesse vermeiden.
1. Was Via-in-Pad verändert
Beim klassischen Fan-out verbindet eine kurze Leiterbahn das Bauteilpad mit einem benachbarten Via. Bei Via-in-Pad liegt die Via-Öffnung im lötbaren Land. Dies schafft Routingraum unter Fine-Pitch-BGA- und Wafer-Level-Packages, verkürzt Übergänge, bindet Thermal Pads an Innenkupfer an oder unterstützt das Escape eines dichten HDI-PCB.
Gleichzeitig entsteht ein direkter Weg vom Lötpad in die Via-Hülse. Bleibt er offen oder eingesunken, kann Lot in das Via wandern und das verfügbare Lotvolumen sowie die Geometrie der Lötstelle verändern. Das Risiko hängt von Package, Pad, Via, Schablone, Oberfläche, Reflow und Abnahmekriterien ab; eine universelle Via-Größe gibt es nicht.
2. Tented, Plugged, Filled und Capped sind nicht dasselbe
IPC-4761 unterscheidet unter anderem abgedeckte, verstopfte, gefüllte, gefüllte und überdeckte sowie gefüllte und metallisch gekappte Vias. Planarität, Metallisierung, Voids, Ablösung, Materialien und Zeichnungshinweise werden als eigene Themen behandelt.
| Projektbegriff | Typische Bedeutung | Grenze unter einem Lötpad |
|---|---|---|
| Offenes Via | Keine zusätzliche Schließung | Weg für Lot, Flussmittel oder Chemie |
| Tented/Covered | Lötstoppmaske über der Öffnung | Erzeugt allein kein massives ebenes Kupferland |
| Plugged | Material teilweise in das Via eingebracht | Fülltiefe, Form und Abdeckung bleiben zu definieren |
| Filled | Hülse mit vereinbartem Material gefüllt | Nicht automatisch planarisiert und kupfergekappt |
| Filled and Capped | Füllung plus Sekundärmetallisierung beider Enden | Geometrie, Planarität, Finish und Prüfung bleiben festzulegen |
Begriffswarnung: „Vias verstopfen“ ist keine vollständige Via-in-Pad-Spezifikation. Schutztyp, betroffene Vias, fertige Oberfläche und Abnahmedokument müssen in das freigegebene Datenpaket.
3. Warum häufig Type VII genannt wird
Eine aus IPC-4761 abgeleitete IPC-Anwendungsübersicht empfiehlt Type VII „Filled and Capped“ für Via-in-Pad. Dabei wird das metallisierte Via gefüllt, die Oberfläche vorbereitet und an beiden Enden sekundär metallisiert, damit darüber ein Pad entstehen kann.
Der Hinweis „IPC-4761 Type VII“ ersetzt jedoch nicht die Projektdefinition. Benötigt werden Via-Population, Lagenspanne, Pad- und Maskengeometrie, Füllsystem, Solloberfläche, Produktspezifikation und Prüfnachweis. Anforderungen des Bauteilherstellers bleiben packagespezifisch.
Die BGA-Layoutbeispiele von Infineon verwenden Via-in-Pad und fordern eine flache Oberfläche am Top-Land. Analog Devices weist in den WLP-Hinweisen darauf hin, dass eine Delle Lötvoids begünstigen kann und eine flache Oberfläche durch Capping erreichbar ist. Maßgeblich bleiben das exakte Package-Dokument und der abgestimmte Fertigungsaufbau.
4. Die Prozessfolge muss ein einheitliches Pad erzeugen
- Via im freigegebenen Lagenaufbau erzeugen und metallisieren.
- Hülse vorbereiten und qualifiziertes Füllmaterial einbringen.
- Füllung mit einem kontrollierten, folgeprozessfesten Zyklus aushärten.
- Überschuss entfernen und Oberfläche ohne Kupferschaden planarisieren.
- Sekundärkupfer aufbringen und das Pad über dem Via schließen.
- Strukturieren, Lötstopp, Oberfläche und Prüfung gemäß Freigabe abschließen.
An den Übergängen können unvollständige Füllung, Voids, Ablösung von der Lochwand, Dellen, Erhebungen, Planschleifschäden oder ungeeignete Kupferkappen entstehen. Statt pauschal „null Voids“ zu fordern, sollten anwendbare Dokumente, Stichprobe und Nachweis passend zum Produktrisiko definiert werden.
Häufiger Fehler: Via-in-Pad erst nach Stack-up- und Angebotsfreigabe als Rettung für das BGA-Routing hinzuzufügen. Die Änderung betrifft möglicherweise Bohren, Laminierung, Füllung, Außenlagen, Planarität, Kosten, Lieferzeit, Bestückung und Prüfung.
5. Planarität betrifft Fertigung und Bestückung
Die Zeichnung definiert das fertige Pad, die Folge zeigt sich aber während der PCB-Bestückung. Eine Delle beeinflusst Pastenauflage und Lötstellenform; eine Erhebung kann Schablonenkontakt oder Bauteilsitz stören; eine offene Struktur kann Lot aufnehmen. Schablone, Paste, Platzierung, Reflow, Package-Verzug, Padfinish und Land-Pattern gehören zur gleichen Bewertung.
Bei Signalvias beeinflusst Via-in-Pad auch Lagenübergang, Rückstrompfad und Stub. Der Leitfaden zu Controlled Impedance PCB bietet den größeren Zusammenhang; der konkrete Übergang benötigt trotzdem eine Signalintegritätsprüfung.
6. Inhalt des Freigabepakets
| Freigabeelement | Zu beantwortende Frage | Zu beseitigende Unklarheit |
|---|---|---|
| Via-Kennzeichnung | Welche Vias erhalten den Sonderprozess? | Alle, nur BGA oder nur bestimmte Netze |
| Struktur | Through, Blind, Buried, Microvia, stacked oder staggered? | Lagenspanne und Laminierstufe |
| Schutz und Finish | Wie gefüllt, planarisiert, gekappt und endbehandelt? | Plugging mit voller Füllung und Cap verwechselt |
| Pad-Interface | Welche Land-, Masken- und Package-Regeln gelten? | Generisches Footprint statt Bauteilvorgabe |
| Nachweis | Wie werden Füllung, Cap, Planarität und Bestückung geprüft? | „Normal prüfen“ ohne definiertes Ergebnis |
| Revision | Beschreiben alle Daten denselben Aufbau? | Via-Tabelle geändert, Produktionsdaten unverändert |
Hinweis für Einkäufer: Fragen Sie nach Nachweisen statt Adjektiven. „Premium Via Fill“ ist nicht prüfbar. Ein vereinbarter Aufbau, Zeichnungshinweis, Revisionsstand, Prüfverfahren und Abnahmeprotokoll sind es.
7. Die Struktur in den richtigen Stufen prüfen
Die Oberfläche zeigt Padzustand und lokale Topografie, aber nicht jede interne Füll- oder Hülsenbedingung. Je nach Risiko können Prozessnachweise, optische Messung, Schliffbild, elektrische Prüfung, Röntgen der bestückten BGA-Lötstellen und Funktionstest erforderlich sein. Der Leitfaden zu PCB-Assembly-Test und Inspektion erklärt die Grenzen der Methoden.
Die Prüftiefe folgt der Auswirkung. Ein Routing-Via braucht nicht automatisch denselben Nachweis wie ein Thermal Via unter einem Leistungspackage oder ein kritischer High-Speed-Übergang. Zuerst Fehlerfolge definieren, dann die passende Evidenz auswählen.
Fazit
Via-in-Pad ist wertvoll, wenn es eine echte Dichte-, elektrische oder thermische Grenze löst. Zuverlässigkeit entsteht durch die Abstimmung von Package-Vorgabe, Stack-up, Via-Geometrie, Füllung, Planarisierung, Kupferkappe, Oberfläche, Bestückung und Prüfung.
EazyPCB unterstützt PCB-Fertigung, HDI-Prüfung, Via-in-Pad-Abstimmung, Prototypen und PCBA-Bestückung. Senden Sie über Kontakt PCB-Daten, Stack-up, Fertigungszeichnung, Package-Zeichnung, Via-Tabelle, Bestückungsdaten, Menge und geforderte Nachweise.
