Ein polierter PCB-Querschliff kann einen inneren Zustand sichtbar machen, den weder der elektrische Test noch ein Foto der Oberfläche zeigt. Er kann das Kupfer einer metallisierten Bohrung, den Anschluss an eine Innenlage, eine Microvia-Grenzfläche, den Lagenabstand, den Harzzustand oder eine verborgene Trennung darstellen.
Ein überzeugendes Mikroskopbild beweist jedoch nicht automatisch die Qualität eines ganzen Fertigungsloses. Es zeigt eine ausgewählte Probe, eine ausgewählte Stelle und eine Schnittebene nach einer zerstörenden Präparation. Als Nachweis im PCB manufacturing ist der Mikroschliff deshalb nur dann belastbar, wenn Probe, Methode und Abnahmekriterium vor der Prüfung sinnvoll festgelegt wurden.
Zuerst die Frage festlegen: Geht es um die reguläre Losabnahme, eine Fehleranalyse, eine Prozessqualifikation oder die Prüfung einer Sonderstruktur? Dasselbe Bild kann diese vier Aufgaben nicht erfüllen, wenn Probenahme und Auswertung nicht auf den Zweck abgestimmt sind.
1. Ein Mikroschliff zeigt nur eine zerstörend freigelegte Ebene
Für die Analyse wird ein Coupon oder ein Bereich der Leiterplatte entnommen, in geeignetes Einbettmaterial gelegt, bis zum Zielmerkmal geschliffen, poliert und unter Vergrößerung untersucht. IPC führt dafür IPC-TM-650 2.1.1F zur manuellen sowie halb- oder vollautomatischen Mikroschliffpräparation. Die Methode behandelt unter anderem Probe, Einbettung, Ausrichtung, Schleifen, Polieren und Auswertung.
Auch die Schnittrichtung ist entscheidend. Ein axialer Schnitt durch eine metallisierte Bohrung zeigt andere Beziehungen als ein Querschliff. Verfehlt der Schliff die Lochmitte, können Wanddicke, Restring oder Grenzfläche anders erscheinen. Bei einem lokalen Ausfall sollte die Schnittebene deshalb möglichst erst nach elektrischer Lokalisierung, Röntgen, Mikroskopie oder anderen zerstörungsfreien Untersuchungen festgelegt werden.
Präparationsrisiko: Verschmieren, Kantenverrundung, Materialausbruch, Kratzer, zu starkes Ätzen, Wärme oder ein dezentrierter Schliff können Artefakte erzeugen oder einen realen Fehler verdecken. Der Bericht muss Produktmerkmal und Präparationsschaden trennen.
2. Den Nachweis definieren, bevor die Probe gewählt wird
Für die reguläre Abnahme kann ein Testcoupon ausgewählte Prozesse eines Panels kontrolliert abbilden. IPC stellt Ressourcen zu häufig verwendeten AB-, AB/R- und D-Coupons bereit, darunter Varianten für Durchgangsbohrungen, Blind und Buried Vias sowie gestapelte oder versetzte Microvias. Trotzdem muss der Coupon zur Spezifikation, zum Panelaufbau und zu den Bestellanforderungen passen.
Ein Coupon ersetzt nicht automatisch das Produkt. Betrifft die Frage eine Steckverbinderbohrung, eine lokale Kupferverteilung, eine im Coupon fehlende Struktur oder einen konkreten Fehlerort, kann ein Abschnitt aus der Produktionsplatine aussagekräftiger sein. Umgekehrt kann ein zufällig ausgewähltes, unauffälliges Board wertvolle Fehlerbeweise zerstören, ohne die verdächtige Stelle zu treffen.
| Prüfzweck | Mögliche Probe | Zu klärende Frage |
|---|---|---|
| Reguläre Losabnahme | Festgelegter Panelcoupon | Bildet er Produktaufbau und relevante Prozesse ab? |
| Erstmusterfreigabe | Coupon plus ausgewählte Produktmerkmale | Welche designspezifischen Grenzflächen brauchen vor der Serie einen Nachweis? |
| Fehleranalyse | Lokalisierter Fehlerbereich und Vergleichsprobe | Wurde der tatsächliche Fehlerort vor dem Schnitt gesichert? |
| Prozessqualifikation | Definierte Coupons vor und nach Belastung | Welches Prozessfenster und welche Belastung werden bewertet? |
| Sonderstruktur | Repräsentatives Via, Loch, Kavität oder Interface | Ist genau diese Struktur im Standardcoupon enthalten? |
3. Was ein PCB-Querschliff sichtbar machen kann
IPC-A-600 nennt intern sichtbare Merkmale wie Laminathohlräume und Risse, Registrierung, Delamination, Etchback, Smear Removal, Lagenabstände, Harzrückgang, Lochwandtrennung, Kupferhohlstellen, Nodules, Risse, Innenlagenring, Lochkupferdicke, Wrap Plating, Cap Plating und gefüllte Lochstrukturen. Die aktuelle Dokumentrevision sollte über die IPC-Revisionsübersicht geprüft werden.
Diese Beobachtungen führen direkt zu den Prozessschritten der PCB-Fertigung. Bohren und Desmear bestimmen die Lochwand; chemische und galvanische Kupferprozesse bilden den leitenden Barrel; Laminierung beeinflusst Lagenbindung und Abstand; Belichtung und Bohren wirken auf die Registrierung; Füllen und Planarisieren formen Via-in-Pad-Strukturen.
| Merkmal im Schliff | Mögliche Auswertung | Was das Bild allein nicht beweist |
|---|---|---|
| Metallisierter Lochzylinder | Kupferkontinuität, lokale Dicke, Voids, Nodules, Risse und Lochwandzustand | Jede Umfangsposition und jedes Loch des Loses |
| Innenlagenanschluss | Registrierung, Restring, Trennung und Dielektrikumsentfernung | Elektrische Leistung unter allen Einsatzbedingungen |
| Multilayer-Aufbau | Lagenfolge, lokale Abstände, Verklebung, Hohlräume, Risse und Delamination | Gleichmäßigkeit des gesamten Panels oder Materialidentität ohne Dokumente |
| Microvia oder gefülltes Via | Targetkontakt, Füllzustand, Interfaces, Cap und Geometrie | Thermozykluszuverlässigkeit aus einem unbelasteten Bild |
| Außenleiter | Lokale Kupferdicke und Ätzprofil | Minimale Leitergeometrie an allen Produktionsstellen |
Auswertungsregel: Zuerst das Sichtbare beschreiben, dann eine Ursache zuordnen. Eine Trennung an einer Grenzfläche ist eine Beobachtung. Ob Bohren, Desmear, Metallisierung, Laminierung, thermische Belastung oder Präparation die Ursache war, braucht zusätzliche Nachweise.
4. Metallisierte Bohrungen brauchen mehr als eine Messzahl
Ein einzelner Messwert der Kupferdicke ist leicht zu zitieren und ebenso leicht falsch zu deuten. Der Bericht sollte Loch oder Coupon, Schnittrichtung, Messstellen, Konditionierung, Vergrößerung, Spezifikation und Ergebnis nennen. Die lokale Dicke ist gemeinsam mit Kontinuität, Voids, Lochwandqualität, Innenlageninterfaces, Restring und gegebenenfalls thermischer Belastung zu bewerten.
Die Zeichnung muss Bohrdurchmesser und Fertigmaß unterscheiden und kennzeichnen, ob eine Bohrung PTH, NPTH, Press-Fit, Langloch, Blind Via, Buried Via oder Microvia ist. Der Leitfaden zu PCB-Bohrungen und Langlöchern erklärt, warum die Funktion den Fertigungsweg verändert.
Übernehmen Sie keinen pauschalen Platingwert aus einem anderen Projekt. IPC-6012F definiert Qualifikations- und Leistungsanforderungen für starre Leiterplatten; Klasse, Addendum, Abweichungen, Prüfhäufigkeit, Konditionierung und Kundenanforderungen müssen jedoch im Bestellpaket festgelegt werden. Das öffentliche Inhaltsverzeichnis hilft bei der Orientierung, ersetzt aber nicht die gelenkte Norm.
5. Multilayer und Via-Strukturen verändern den Prüfplan
Ein konventioneller PTH-Schliff qualifiziert nicht automatisch jede HDI-Struktur. Blind und Buried Vias, gestapelte oder versetzte Microvias, Backdrills, kupfergefüllte oder harzgefüllte Vias und sequenziell laminierte Aufbauten können andere Coupons, Schnittrichtungen, Belastungen und Nachweise verlangen.
Der Leitfaden zur Multilayer-PCB-Fertigung verbindet Stack-up, Laminierung, Bohren und Registrierung. Bei gefüllten und verkupferten Strukturen zeigt der Via-in-Pad-Leitfaden, warum Füllung, Planarisierung, Kupfercap, Padoberfläche und Assembly gemeinsam betrachtet werden müssen.
Häufiger Fehler: Es wird nur ein „Mikroschliffbericht“ bestellt, ohne das kritische Merkmal zu nennen. Das Labor liefert dann möglicherweise ein sauberes Bild einer Standardbohrung, während das Risiko im gestapelten Microvia, Backdrill-Übergang, Press-Fit-Loch oder lokalen Laminierinterface liegt.
6. Die Probenahme begrenzt die Reichweite der Aussage
Ein Mikroschliff ist lokal und zerstörend. Ein akzeptabler Coupon belegt den Zustand dieses Coupons und der Prozesse, die er repräsentieren soll; er beweist nicht, dass jedes Loch und jedes Board identisch ist. Ebenso erklärt ein fehlerhafter Schliff nicht automatisch das gesamte Los, bevor Ort, Wiederholbarkeit, Prozesshistorie und Vergleichsproben untersucht wurden.
Die Rückverfolgbarkeit sollte Bild und Messung mit Auftrag, Teilenummer, Revision, Los, Panel, Coupon, Boardposition, Loch- oder Via-Typ, Konditionierung, Präparationsmethode, Datum und Prüfer verbinden. Das ist besonders wichtig für die PCB manufacturing Qualitätskontrolle und Erstmusterfreigabe.
7. Ein guter Bericht macht die Entscheidung nachvollziehbar
Ein Bericht sollte nicht aus einem beschnittenen Bild mit dem Wort „PASS“ bestehen. Er sollte Probe, Revision und Los, Prüfzweck, Dokument und Revision, Probenahme und Konditionierung, Schnittrichtung, Merkmal und Messstellen, Übersichts- und Detailbilder, Beobachtungen, Messwerte, Entscheidung, Abweichungen und Freigebenden enthalten.
Bei einer Fehleranalyse sind ursprüngliches Symptom und Beweiskette zu sichern. Elektrische Ergebnisse, Fotos, Boardposition, thermische oder mechanische Vorgeschichte und zerstörungsfreie Befunde sollten vor dem Schnitt dokumentiert werden. Der Beitrag zu häufigen PCB-Fertigungsfehlern trennt Beobachtung, mögliche Ursache, Verifikation, Sofortmaßnahme und Korrektur.
8. Was Käufer im Bestellpaket festlegen sollten
Nennen Sie Produktnorm und Revision, Klasse und Addendum, Boardtyp, Sondervias und Bohrungen, geforderte Coupons, Konditionierung, Stichprobenumfang, Prüfmerkmale, Berichtsformat, Aufbewahrung oder Lieferung der Schliffe sowie den Freigabeweg für Abweichungen. Diese Punkte gehören nicht erst geklärt, wenn fertige Boards auf den Versand warten.
EazyPCB unterstützt PCB-Fertigung, Stack-up- und DFM-Prüfung, Prototypen- und Serieninspektion sowie die Abstimmung von Nachweisen für Sonderstrukturen. Senden Sie für eine Prüfung Fertigungsdaten, Zeichnung, Stack-up, Bohrtabelle, Via-Definitionen, Menge, Spezifikation und geforderte Prüfunterlagen über die Kontaktseite.
