Multilayer-Leiterplatten ermöglichen kompakte Verdrahtung, eigene Power- und Ground-Flächen, kontrollierte Impedanz, Abschirmung und komplexe Verbindungen. Zusätzliche Lagen schaffen jedoch Fertigungsabhängigkeiten, die es bei einer einfachen doppelseitigen Platine nicht gibt. Kupferbilder müssen über mehrere Belichtungs- und Laminierungsschritte ausgerichtet bleiben, dielektrische Dicken müssen kontrolliert werden und Bohrungen müssen die vorgesehenen Innenlagenpads treffen.
Zuverlässiges Multilayer PCB manufacturing beginnt deshalb vor der Bearbeitung eines Panels. Stack-up, Materialsystem, Kupferverteilung, Via-Struktur, Impedanzanforderungen, Enddicke und Abnahmekriterien müssen als gemeinsame Konstruktion geprüft werden.
Kernpunkt: Ein Stack-up ist nicht nur eine CAD-Einstellung. Er ist ein Fertigungsdokument, das festlegt, wie Kupferlagen, Kerne, Prepregs, dielektrische Dicken und die Anforderungen der fertigen Platine zusammenwirken.
1. Lagenfunktionen vor dem Stack-up festlegen
Jede Lage sollte eine klare Aufgabe erhalten: Signal, Masse, Versorgung, gemischte Verdrahtung oder Abschirmung. High-Speed-Signale benötigen meist eine durchgehende nahe Referenzfläche. Die Lagenfolge beeinflusst Rückstrompfade, Übersprechen, elektromagnetisches Verhalten und Symmetrie.
Der gesamte PCB manufacturing Prozess zeigt, wo Stack-up-Daten Belichtung, Pressen, Bohren, Galvanik, Lötstopp, Fräsen und Prüfung beeinflussen. Fertigungszeichnung und Produktionsdaten müssen dieselbe Lagenfolge enthalten.
| Stack-up-Angabe | Warum wichtig | Was anzugeben ist |
|---|---|---|
| Lagenfolge | Bestimmt Referenzen, Versorgung und Aufbau | Benannte Lagenliste passend zu den Produktionsdaten |
| Kern und Prepreg | Bestimmen Abstand, Harzverhalten und Dicke | Materialfamilie, Zieldicke und Einschränkungen |
| Kupfer je Lage | Wirkt auf Ätzung, Dicke, Wärme und Strompfade | Start- oder Endkupfer und kritische Power-Lagen |
| Enddicke | Beeinflusst Stecker, Gehäuse und Mechanik | Nennwert, Toleranz und lokale Grenzen |
| Impedanz | Hängt von Geometrie, Kupfer, Dielektrikum und Referenz ab | Ziel, Toleranz, Lage, Struktur und Coupon |
2. Material und Kupfer gemeinsam auswählen
Multilayer-Aufbauten verwenden kupferkaschierte Kerne und Prepreg-Bondlagen. Laminatfamilie, Glasgewebe, Harzgehalt, Fließverhalten, Tg, elektrische Eigenschaften und verfügbare Dicken beeinflussen Leistung und Herstellbarkeit. Die Auswahl muss Temperatur, Frequenz, mechanische Belastung, Zuverlässigkeit und Verfügbarkeit berücksichtigen.
Der Leitfaden zur PCB-Materialauswahl erklärt, warum FR4, High-Tg, Hochfrequenz- und Thermomaterialien nicht austauschbar sind. Ungeprüfte Materialkombinationen können Bonding-, Dicken- und Prozessrisiken erzeugen.
Auch die Kupferverteilung ist wichtig. Große Vollflächen reagieren bei Ätzung und Laminierung anders als dünn belegte Signallagen. Extreme Dichteunterschiede sollten vermieden werden; der Hersteller kann außerhalb der Funktionsschaltung geeignete Ausgleichsstrukturen ergänzen.
Häufiger Fehler: Die Gesamtdicke festzuschreiben und gleichzeitig Kupfer, Dielektrikum und Material unabhängig zu ändern. Diese Werte hängen zusammen. Jede Änderung muss erneut auf Dicke, Impedanz, Harzfüllung, Symmetrie und Verfügbarkeit geprüft werden.
3. Innenlagenbelichtung und Registrierung kontrollieren
Jede Innenlage wird vor der Laminierung belichtet und geätzt. Die Fertigung kompensiert Materialbewegung und richtet die Lagen über Registrierziele und Prozessdaten aus. Kleine Fehler können den Restring reduzieren, interne Abstände verschieben oder eine Bohrung näher an unerwünschtes Kupfer bringen.
Die Registrierfähigkeit hängt von Platinengröße, Lagenzahl, Material, Kupferverteilung und Strukturdichte ab. Kritische Designs brauchen sinnvolle Pads und Abstände statt idealisierter Ausrichtung. IPC veröffentlicht Designstandards für Leiterplatten zur Definition formaler Anforderungen.
4. Laminierung, Harzfluss und Symmetrie beherrschen
Bei der Laminierung werden Innenlagen, Prepregs und Außenkupfer unter kontrollierter Wärme und Druck gepresst. Das Harz fließt, füllt Räume um Kupferstrukturen und härtet zur verbundenen Konstruktion aus. Presszyklus, Materialzustand, Kupferbild, Panelaufbau und Lagerung beeinflussen das Ergebnis.
Zu wenig Harz kann schwache Füllung hinterlassen; ungleichmäßiger Fluss verändert die dielektrische Dicke. Asymmetrischer Stack-up und ungleiche Kupferverteilung fördern Wölbung und Verwindung. Die Lösung ist ein geprüfter Aufbau passend zum realen Layout.
5. Bohren und Zuverlässigkeit metallisierter Vias koordinieren
Nach der Laminierung erzeugen mechanische oder Laserbohrungen die benötigten Löcher. Dabei sind Lagenposition, Materialdicke, Aspect Ratio, Desmear und fertiger Lochdurchmesser zu berücksichtigen. Chemische Kupferabscheidung und Galvanik bilden anschließend den leitenden Barrel.
Through Holes, Blind Vias, Buried Vias und Microvias besitzen unterschiedliche Prozessfolgen und Risiken. Der Leitfaden zu PCB-Via-Typen hilft beim Vergleich, bevor unnötige Komplexität festgelegt wird.
| Fertigungsstufe | Mögliches Risiko | Sinnvolle Kontrolle |
|---|---|---|
| Innenlagenbelichtung | Verschiebung, Überätzung, reduzierte Leiterbreite | Kompensation, AOI, Prozesscoupons |
| Laminierung | Voids, schwache Bindung, Dickenschwankung, Verzug | Qualifizierter Materialsatz, Presszyklus, Balance |
| Bohren | Versatz, Smear, raue Wand, Werkzeugverschleiß | Standzeitkontrolle, Registrierung, Desmear |
| Lochmetallisierung | Dünnes Kupfer, Hohlstellen, schwache Verbindung | Badkontrolle, Couponmessung, Schliffbild |
| Endprüfung | Verdeckte Fehler oder falsche Verbindung | E-Test, Maßprüfung, AOI und Abnahmekriterien |
6. Kontrollierte Impedanz als Aufbauanforderung behandeln
Impedanz entsteht aus der gefertigten Kombination von Leiterbreite und -dicke, Dielektrikum, Referenzfläche, Lötstopp und Prozesstoleranz. Eine Berechnung mit einem generischen Materialwert reicht nicht aus, wenn der Produktionsaufbau abweicht.
Jede kontrollierte Struktur muss nach Lage und Typ benannt werden. Der Leitfaden zu Controlled Impedance PCB beschreibt die Daten für Modellierung und Couponprüfung.
7. DFM vor der Bestellung durchführen
Die Multilayer-DFM-Prüfung vergleicht alle Dateien und erkennt Konflikte bei Lagennamen, Kontur, Bohrpaaren, Via-Typen, Kupferangaben, Impedanztabellen, Enddicke und Toleranzen. Sie sollte kleine Restringe, randnahes Kupfer, problematische Schlitze, unbalancierte Aufbauten und nicht passende Features markieren.
Die PCB-DFM-Checkliste unterstützt die Vorprüfung. Bei kundenspezifischem Stack-up sollte das Team für PCB-Fertigung kontaktiert werden, bevor Routing und Mechanik vollständig eingefroren sind.
8. Prüfung und Nachweise definieren
Multilayer-Qualität ist nicht nur an der Oberfläche sichtbar. Kontrollen können Innenlagen-AOI, E-Test, Maßprüfung, Impedanzcoupons, Verzugsmessung, Lötbarkeitsprüfung und Schliffbildanalyse von Lochkupfer und Registrierung umfassen. Der Nachweis muss zum Produktrisiko passen.
Ein dokumentierter Plan für PCB manufacturing Qualitätskontrolle gibt Käufer und Lieferant dasselbe Ziel. IPC-Informationen zu Leistungs- und Abnahmestandards können eine gemeinsame Basis bilden.
Käufer-Checkliste: Vor Bestellung Lagenfolge, Material, Kupfer je Lage, Enddicke, Via-Struktur, Impedanz, Oberfläche, Toleranzen, Test und Abnahmestandard bestätigen. Der freigegebene Stack-up erhält eine Revisionsnummer, damit keine veraltete Version produziert wird.
Fazit
Zuverlässige Multilayer-PCB-Fertigung basiert auf abgestimmten Daten und kontrollierten Prozessübergängen. Stack-up beeinflusst Material, Belichtung, Laminierung, Bohren, Galvanik, Impedanz, Mechanik und Prüfung. Eine gemeinsame Betrachtung reduziert Revisionen und unterstützt wiederholbare Produktion.
EazyPCB unterstützt Multilayer-PCB-Fertigung, Stack-up-Prüfung, kontrollierte Impedanz, Prototypen und Produktion. Senden Sie über Kontakt Lagenaufbau, Zeichnung, Bohrdaten und Anforderungen zur Prüfung.
